半导体加工步骤

产品名称:
问题或意见:

公司名称:

名字:

第一

最后

电子邮件:

电话号码:

城市:

国家/州:

美国
加拿大
其他

邮编/邮政编码:

(对于美国或加拿大)

粗体项目必须填写。

半导体加工步骤概述

半导体设备制造是用于制造芯片的过程，芯片是日常电气和电子设备中存在的集成电路。这是一个多步骤的摄影和化学处理步骤，在此期间，电子电路逐渐在由纯半导体材料制成的晶片上创建。硅是当今最常用的半导体材料，还有各种化合物半导体。从开始到封装芯片准备发货的整个制造过程需要六到八周的时间，并且是在高度专业化的工厂（称为晶圆厂）中进行的。

晶圆
典型的晶圆由极纯的硅制成，使用 Czochralski 工艺生长成直径达 300 毫米（略小于 12 英寸）的单晶圆柱形锭（晶锭）。然后将这些锭切成约 0.75 毫米厚的晶片并抛光以获得非常规则和平坦的表面。一旦准备好晶片，就需要许多工艺步骤来生产所需的半导体集成电路。一般来说，这些步骤可以分为两个方面：

前端处理

后端处理

加工
在半导体器件制造中，各种处理步骤分为四大类：

电性能的沉积、去除、图案化和修改。
沉积是将材料生长、涂覆或以其他方式转移到晶片上的任何工艺。可用的技术包括物理气相沉积 (PVD)、化学气相沉积 (CVD)、电化学沉积 (ECD)、分子束外延 (MBE) 以及最近的原子层沉积 (ALD) 等。去除工艺是指以块状或选择性形式从晶圆上去除材料的任何工艺，主要由蚀刻工艺组成，包括湿法蚀刻和干法蚀刻，例如反应离子蚀刻 (RIE)。化学机械平坦化 (CMP) 也是层间使用的去除工艺。图案化涵盖了塑造或改变沉积材料现有形状的一系列工艺，通常称为光刻。例如，在传统的光刻中，晶片上涂有一种称为“光刻胶”的化学物质。光刻胶由“步进器”曝光，这是一种聚焦、对齐和移动掩模的机器，将晶片的选定部分暴露在短波长光下。未曝光的区域被显影液洗掉。在蚀刻或其他处理之后，通过等离子灰化去除剩余的光刻胶。电性能的修改历来包括最初通过扩散炉和后来通过离子注入掺杂晶体管源极和漏极。这些掺杂工艺之后是炉退火，或者在先进的设备中，是用于激活注入的掺杂剂的快速热退火 (RTA)。电气性能的改进现在还扩展到通过在 UV 处理 (UVP) 中暴露于紫外线来降低低 k 绝缘材料的介电常数。许多现代芯片在 300 多个顺序处理步骤中产生八个或更多级别。
前端处理
“前端处理”是指直接在硅上形成晶体管。原始晶圆是通过外延生长超纯、几乎无缺陷的硅层而设计的。在最先进的逻辑器件中，在硅外延步骤之前，会执行一些技巧来提高要构建的晶体管的性能。一种方法涉及引入“应变步骤”，其中沉积诸如“硅-锗”(SiGe)的硅变体。一旦沉积了外延硅，晶格就会有些拉伸，从而提高电子迁移率。另一种称为“绝缘体上硅”技术的方法涉及在原始硅晶片和随后的硅外延薄层之间插入绝缘层。这种方法导致产生具有减少寄生效应的晶体管。

二氧化硅
前端表面工程之后是：栅极电介质（传统上是二氧化硅 (SiO2)）的生长、栅极的图案化、源极和漏极区的图案化，以及随后的掺杂剂注入或扩散，以获得所需的互补电特性。在存储设备中，存储单元，通常是电容器，此时也被制造在硅表面或堆叠在晶体管上方。

金属层
一旦创建了各种半导体器件，就必须将它们互连以形成所需的电路。这个“Back End Of Line”（BEOL）的后半部分晶圆制造的前端，不要与芯片制造的“后端”（指封装和测试阶段）相混淆）涉及创建由绝缘电介质隔离的金属互连线。绝缘材料传统上是 SiO2 或硅酸盐玻璃的一种形式，但最近正在使用新的低介电常数材料。这些电介质目前采用 SiOC 的形式，介电常数约为 2.7（而 SiO2 的介电常数为 3.9），尽管正在向芯片制造商提供常数低至 2.2 的材料。

互连
从历史上看，金属线由铝组成。在这种通常称为“减法铝”的布线方法中，首先沉积铝的覆盖膜，形成图案，然后蚀刻，留下孤立的导线。然后将介电材料沉积在暴露的导线上。各种金属层通过在绝缘材料中蚀刻孔（称为“通孔”）互连，并使用 CVD 技术在其中沉积钨。这种方法仍然用于制造许多存储芯片，例如动态随机存取存储器 (DRAM)，因为互连层的数量很少，目前不超过四个。
最近，由于现代微处理器中有大量晶体管互连，逻辑互连层的数量大幅增加，布线中的时间延迟变得显着，促使布线材料从铝变为铜，从二氧化硅到更新的低 K 材料。这种性能增强还通过消除处理步骤的镶嵌处理降低了成本。在镶嵌工艺中，与减材铝技术相比，介电材料首先沉积为覆盖膜，然后进行图案化和蚀刻，留下孔或沟槽。在“单镶嵌”工艺中，铜随后沉积在由薄阻挡膜围绕的孔或沟槽中，从而分别产生填充的通孔或导线“线”。在“双镶嵌”技术中，沟槽和通孔均在铜沉积之前制造，从而同时形成通孔和线路，进一步减少了加工步骤的数量。称为铜屏障种子 (CBS) 的薄屏障膜是防止铜扩散到电介质中所必需的。理想的阻隔膜是有效的，但几乎没有。由于过多阻挡膜的存在与可用的铜线横截面竞争，形成最薄但连续的阻挡层代表了当今铜加工中最大的持续挑战之一。
随着互连层数的增加，需要对先前层进行平面化以确保在后续光刻之前具有平坦表面。没有它，水平将变得越来越弯曲并延伸到可用光刻的焦深之外，从而干扰图案化的能力。 CMP（化学机械抛光）是实现这种平面化的主要处理方法，尽管如果互连层的数量不超过三个，有时仍会采用干法“回蚀刻”。

晶圆测试
晶圆加工的高度序列化特性增加了对各个加工步骤之间的计量需求。晶圆测试计量设备用于验证晶圆是否仍然完好且未被先前的处理步骤损坏。如果最终将成为晶圆上的“芯片”的集成电路“芯片”数量超过预定阈值，则晶圆将被报废，而不是投资于进一步的处理。

设备测试
前端工艺完成后，半导体器件将接受各种电气测试，以确定它们是否正常工作。晶圆上发现性能正常的器件比例称为良率。晶圆厂使用电子测试仪测试晶圆上的芯片，该电子测试仪将微小的探针压在芯片上。机器用一滴染料标记每个坏芯片。工厂对测试时间收费；价格大约为每秒美分。芯片通常设计有“可测试性功能”以加快测试速度并降低测试成本。好的设计试图测试和统计管理角落：由工作温度引起的硅行为极端以及晶圆厂处理步骤的极端。大多数设计可以处理超过 64 个角。

打包
测试后，晶圆会被刻痕，然后分解成单个芯片。只有好的、未染色的薯片才能继续包装。塑料或陶瓷封装涉及安装芯片、连接芯片焊盘到封装上的引脚，并密封芯片。细线用于将焊盘连接到引脚。在过去，电线是手工连接的，但现在专门制造的机器可以完成这项任务。传统上，芯片的导线是金线，通向铜的“引线框架”（发音为“leed 框架”），上面镀有锡和铅的混合物。铅是有毒的，因此无铅“引线框架”现在是最佳做法。芯片级封装 (CSP) 是另一种封装技术。塑料封装的芯片通常比实际的裸片大很多，而 CSP 芯片的大小几乎与裸片一样大。可以在晶圆切割之前为每个裸片构建 CSP。
对封装的芯片进行重新测试，以确保它们在封装过程中没有损坏，并且芯片到引脚的互连操作正确执行。激光在封装上蚀刻芯片的名称和编号。

步骤清单：
这是在现代电子设备中多次使用的处理技术列表，并不一定意味着特定的顺序。

晶圆加工- 湿法清洗 - 光刻 - 离子注入（其中掺杂剂嵌入晶圆中，产生增加（或减少）电导率的区域） - 干法蚀刻 - 湿法蚀刻 - 等离子灰化 - 热处理 - 快速热退火 - 炉退火 - 热氧化 - 化学气相沉积 (CVD) - 物理气相沉积 (PVD) - 分子束外延 (MBE) - 电化学沉积 (ECD) - 化学机械平面化 (CMP) - 晶圆测试（验证电气性能） - 晶圆背磨（以减少晶圆的厚度，以便将得到的芯片放入智能卡或 PCMCIA 卡等薄设备中。） -芯片准备- 晶圆安装 - 芯片切割 - IC 封装- 芯片连接 - IC 键合 - 引线键合 - 翻转芯片 - 标签键合 - IC 封装- 烘烤 - 电镀 - 激光打标 - 修整和成型 - IC 测试

无法找到你要找的是什么？

需要更多帮助？联系我们 +886 (3) 5515301