半導體加工步驟

產品名稱:
問題或意見:

公司名稱:

名字:

第一

最後

電子郵件:

電話號碼:

城市:

國家/州:

美國
加拿大
其他

郵編/郵政編碼:

(對於美國或加拿大)

粗體項目必須填寫。

半導體加工步驟概述

半導體設備製造是用於製造芯片的過程，芯片是日常電氣和電子設備中存在的集成電路。這是一個多步驟的攝影和化學處理步驟，在此期間，電子電路逐漸在由純半導體材料製成的晶片上創建。矽是當今最常用的半導體材料，還有各種化合物半導體。從開始到封裝芯片準備發貨的整個製造過程需要六到八週的時間，並且是在高度專業化的工廠（稱為晶圓廠）中進行的。

晶圓
典型的晶圓由極純的矽製成，使用 Czochralski 工藝生長成直徑達 300 毫米（略小於 12 英寸）的單晶圓柱形錠（晶錠）。然後將這些錠切成約 0.75 毫米厚的晶片並拋光以獲得非常規則和平坦的表面。一旦準備好晶片，就需要許多工藝步驟來生產所需的半導體集成電路。一般來說，這些步驟可以分為兩個方面：

前端處理

後端處理

加工
在半導體器件製造中，各種處理步驟分為四大類：

電性能的沉積、去除、圖案化和修改。
沉積是將材料生長、塗覆或以其他方式轉移到晶片上的任何工藝。可用的技術包括物理氣相沉積 (PVD)、化學氣相沉積 (CVD)、電化學沉積 (ECD)、分子束外延 (MBE) 以及最近的原子層沉積 (ALD) 等。去除工藝是指以塊狀或選擇性形式從晶圓上去除材料的任何工藝，主要由蝕刻工藝組成，包括濕法蝕刻和乾法蝕刻，例如反應離子蝕刻 (RIE)。化學機械平坦化 (CMP) 也是層間使用的去除工藝。圖案化涵蓋了塑造或改變沉積材料現有形狀的一系列工藝，通常稱為光刻。例如，在傳統的光刻中，晶片上塗有一種稱為“光刻膠”的化學物質。光刻膠由“步進器”曝光，這是一種聚焦、對齊和移動掩模的機器，將晶片的選定部分暴露在短波長光下。未曝光的區域被顯影液洗掉。在蝕刻或其他處理之後，通過等離子灰化去除剩餘的光刻膠。電性能的修改歷來包括最初通過擴散爐和後來通過離子注入摻雜晶體管源極和漏極。這些摻雜工藝之後是爐退火，或者在先進的設備中，是用於激活注入的摻雜劑的快速熱退火 (RTA)。電氣性能的改進現在還擴展到通過在 UV 處理 (UVP) 中暴露於紫外線來降低低 k 絕緣材料的介電常數。許多現代芯片在 300 多個順序處理步驟中產生八個或更多級別。
前端處理
“前端處理”是指直接在矽上形成晶體管。原始晶圓是通過外延生長超純、幾乎無缺陷的矽層而設計的。在最先進的邏輯器件中，在矽外延步驟之前，會執行一些技巧來提高要構建的晶體管的性能。一種方法涉及引入“應變步驟”，其中沉積諸如“矽-鍺”(SiGe)的矽變體。一旦沉積了外延矽，晶格就會有些拉伸，從而提高電子遷移率。另一種稱為“絕緣體上矽”技術的方法涉及在原始矽晶片和隨後的矽外延薄層之間插入絕緣層。這種方法導致產生具有減少寄生效應的晶體管。

二氧化矽
前端表面工程之後是：柵極電介質（傳統上是二氧化矽 (SiO2)）的生長、柵極的圖案化、源極和漏極區的圖案化，以及隨後的摻雜劑注入或擴散，以獲得所需的互補電特性。在存儲設備中，存儲單元，通常是電容器，此時也被製造在矽表面或堆疊在晶體管上方。

金屬層
一旦創建了各種半導體器件，就必須將它們互連以形成所需的電路。這個“Back End Of Line”（BEOL）的後半部分晶圓製造的前端，不要與芯片製造的“後端”（指封裝和測試階段）相混淆）涉及創建由絕緣電介質隔離的金屬互連線。絕緣材料傳統上是 SiO2 或矽酸鹽玻璃的一種形式，但最近正在使用新的低介電常數材料。這些電介質目前採用 SiOC 的形式，介電常數約為 2.7（而 SiO2 的介電常數為 3.9），儘管正在向芯片製造商提供常數低至 2.2 的材料。

互連
從歷史上看，金屬線由鋁組成。在這種通常稱為“減法鋁”的佈線方法中，首先沉積鋁的覆蓋膜，形成圖案，然後蝕刻，留下孤立的導線。然後將介電材料沉積在暴露的導線上。各種金屬層通過在絕緣材料中蝕刻孔（稱為“通孔”）互連，並使用 CVD 技術在其中沉積鎢。這種方法仍然用於製造許多存儲芯片，例如動態隨機存取存儲器 (DRAM)，因為互連層的數量很少，目前不超過四個。
最近，由於現代微處理器中有大量晶體管互連，邏輯互連層的數量大幅增加，佈線中的時間延遲變得顯著，促使佈線材料從鋁變為銅，從二氧化矽到更新的低 K 材料。這種性能增強還通過消除處理步驟的鑲嵌處理降低了成本。在鑲嵌工藝中，與減材鋁技術相比，介電材料首先沉積為覆蓋膜，然後進行圖案化和蝕刻，留下孔或溝槽。在“單鑲嵌”工藝中，銅隨後沉積在由薄阻擋膜圍繞的孔或溝槽中，從而分別產生填充的通孔或導線“線”。在“雙鑲嵌”技術中，溝槽和通孔均在銅沉積之前製造，從而同時形成通孔和線路，進一步減少了加工步驟的數量。稱為銅屏障種子 (CBS) 的薄屏障膜是防止銅擴散到電介質中所必需的。理想的阻隔膜是有效的，但幾乎沒有。由於過多阻擋膜的存在與可用的銅線橫截面競爭，形成最薄但連續的阻擋層代表了當今銅加工中最大的持續挑戰之一。
隨著互連層數的增加，需要對先前層進行平面化以確保在後續光刻之前具有平坦表面。沒有它，水平將變得越來越彎曲並延伸到可用光刻的焦深之外，從而乾擾圖案化的能力。 CMP（化學機械拋光）是實現這種平面化的主要處理方法，儘管如果互連層的數量不超過三個，有時仍會採用乾法“回蝕刻”。

晶圓測試
晶圓加工的高度序列化特性增加了對各個加工步驟之間的計量需求。晶圓測試計量設備用於驗證晶圓是否仍然完好且未被先前的處理步驟損壞。如果最終將成為晶圓上的“芯片”的集成電路“芯片”數量超過預定閾值，則晶圓將被報廢，而不是投資於進一步的處理。

設備測試
前端工藝完成後，半導體器件將接受各種電氣測試，以確定它們是否正常工作。晶圓上發現性能正常的器件比例稱為良率。晶圓廠使用電子測試儀測試晶圓上的芯片，該電子測試儀將微小的探針壓在芯片上。機器用一滴染料標記每個壞芯片。工廠對測試時間收費；價格大約為每秒美分。芯片通常設計有“可測試性功能”以加快測試速度並降低測試成本。好的設計試圖測試和統計管理角落：由工作溫度引起的矽行為極端以及晶圓廠處理步驟的極端。大多數設計可以處理超過 64 個角。

打包
測試後，晶圓會被刻痕，然後分解成單個芯片。只有好的、未染色的薯片才能繼續包裝。塑料或陶瓷封裝涉及安裝芯片、連接芯片焊盤到封裝上的引腳，並密封芯片。細線用於將焊盤連接到引腳。在過去，電線是手工連接的，但現在專門製造的機器可以完成這項任務。傳統上，芯片的導線是金線，通向銅的“引線框架”（發音為“leed 框架”），上面鍍有錫和鉛的混合物。鉛是有毒的，因此無鉛“引線框架”現在是最佳做法。芯片級封裝 (CSP) 是另一種封裝技術。塑料封裝的芯片通常比實際的裸片大很多，而 CSP 芯片的大小幾乎與裸片一樣大。可以在晶圓切割之前為每個裸片構建 CSP。
對封裝的芯片進行重新測試，以確保它們在封裝過程中沒有損壞，並且芯片到引腳的互連操作正確執行。激光在封裝上蝕刻芯片的名稱和編號。

步驟清單：
這是在現代電子設備中多次使用的處理技術列表，並不一定意味著特定的順序。

晶圓加工- 濕法清洗 - 光刻 - 離子注入（其中摻雜劑嵌入晶圓中，產生增加（或減少）電導率的區域） - 干法蝕刻 - 濕法蝕刻 - 等離子灰化 - 熱處理 - 快速熱退火 - 爐退火 - 熱氧化 - 化學氣相沉積 (CVD) - 物理氣相沉積 (PVD) - 分子束外延 (MBE) - 電化學沉積 (ECD) - 化學機械平面化 (CMP) - 晶圓測試（驗證電氣性能） - 晶圓背磨（以減少晶圓的厚度，以便將得到的芯片放入智能卡或 PCMCIA 卡等薄設備中。） -芯片準備- 晶圓安裝 - 芯片切割 - IC 封裝- 芯片連接 - IC 鍵合 - 引線鍵合 - 翻轉芯片 - 標籤鍵合 - IC 封裝- 烘烤 - 電鍍 - 激光打標 - 修整和成型 - IC 測試

無法找到你要找的是什麼？

需要更多幫助？聯繫我們 +886 (3) 5515301